Здесь может быть ваша рекламаБаннер на 24freelance.pro — тысячи целевых посетителей каждый деньРазместить рекламу
Топ фрилансеров неделиВсе анкеты
Ирина С.
Услуги фотошопа, дизайн
Профессионально работаю в Adobe Photoshop более 10 лет. В 2011 году откр…
4.9700 ₽/ч
Виктория М.
Фотографии
По образованию - городской кадастр. По специальности - инженер по землеу…
4.9250 ₽/ч
Катарина
Полиграфический дизайн
Занимаюсь дизайном около двух лет. До регистрации на сайте работала на д…
4.8400 ₽
Сергей П.
SEO-специалист + директолог
Активный, энергичный SEO-продвиженец, который считает, что нерешаемых за…
4.87 000 ₽
Фриланс › Проекты › Инжиниринг. Чертежи › Преобразование функции из MATHLAB в HDL Verilog

Преобразование функции из MATHLAB в HDL Verilog

Дмитрий
Заказчик

[no-member:pro]Дмитрий[/no-member:pro]

1 проектов
Параметры проекта
Вариант сотрудничестваОдноразовый проект
РазделИнжиниринг. Чертежи
Предоплатабез предоплат
Способы оплатыБанковский перевод
Приём заявокот до 2026-03-24
Описание проекта
Предложение удаленного заработка. Требуется выбрать одну из нескольких функций, написанных на языке MATHLAB реализовать на языке описания verilog в САПР QUARTUS или MODELSIM.
Функции представлены в виде блоков, моделирующих передачу сигнала в канале связи (модулирование и демодулирование, QPSK модуляция и прочее).
СРОЧНО!
Автор проекта: [no-member:pro]Дмитрий[/no-member:pro]
Предложить выполнение проекта Предложить работу фрилансерам
Разместить проект