Un codificador de bloque que es resistente

Trabajo remoto para el diseñador de dispositivos electrónicos. Se requiere desarrollar y modelar funcionalmente un codificador de bloque resistente al ruido en circuitos integrados de lógica programable utilizando los lenguajes de programación VHDL/Verilog (VHDL es deseable).
Instrucciones generales.
1. Para el dispositivo dado, describe su propósito y principio de funcionamiento.
2. Proporciona las ilustraciones necesarias que expliquen el funcionamiento del dispositivo (diagrama de bloques o gráfico de algoritmo, diagrama estructural o
diagrama funcional, diagrama de tiempo, diagrama de transición, etc.).
3. Crea un programa del dispositivo en VHDL o Verilog.
4. Crea el conjunto necesario de datos de prueba para verificar el funcionamiento del dispositivo.
5. Realiza la simulación del dispositivo.
Nota: Posibilidad de repetir
Simulación del dispositivo en tu PC y lanzar bancos de pruebas.