Aleksandr
O mnie
Rozwój IP dla FPGA i CPLD, środowisko testowe oraz dokumentacja dostosowana w językach verilog i systemverilog.
Pomoc studentom w rozwiązywaniu problemów.
Wynagrodzenie jest umowne.
Pracowałem z następującymi FPGA i CPLD:
Altera (Intel)
Cyclone: II, IVE, IVGX, VGX, VST.
Arria: II, VST, VGX
MAX: II, V
Lattice
Crosslink, EPC3
Umiejętności 4
Nie dodano jeszcze żadnych prac.
Freelancer nie dodał jeszcze gotowych ofert — wyślij mu wiadomość z Twoim zadaniem.
UsługiRecenzje pojawiają się po współpracy przez stronę: rekomendacja podnosi ocenę, skarga ją obniża.
RecenzjeJak zamówić pracę od Aleksandr?
Wyślij wiadomość z zadaniem, terminem i budżetem, lub opublikuj projekt i zaproś freelancera. Sprawdź portfolio i opinie, aby upewnić się, że doświadczenie pasuje do twojego zadania.
Jak działa bezpieczna transakcja?
Klient rezerwuje płatność na platformie przed rozpoczęciem pracy; freelancer otrzymuje ją po zaakceptowaniu wyniku. Utrzymuj dyskusję w wiadomościach na stronie — chroni to obie strony w przypadku sporu.
Czym jest ocena i „Najlepsi w tygodniu”?
Ocena rośnie wraz z aktywnością i pozytywnymi opiniami, a spada po skargach. „Najlepsi w tygodniu” to codzienna tabela dziesięciu najbardziej aktywnych freelancerów w ciągu ostatnich siedmiu dni.
