Aleksandr
FPGA开发者。 FPGA和CPLD的IP开发,测试环境和verilog及systemverilog语言的自定义文档。 帮助学生解决问题。 付款是合同制的。 我曾与以下FPGA和CPLD合作过: Altera (Intel) Cyclone: II, IVE, IVGX, VGX, VST。 Arria: II, VST, VGX MAX: II, V Lattice Crosslink, EPC…
FPGA开发者。 FPGA和CPLD的IP开发,测试环境和verilog及systemverilog语言的自定义文档。 帮助学生解决问题。 付款是合同制的。 我曾与以下FPGA和CPLD合作过: Altera (Intel) Cyclone: II, IVE, IVGX, VGX, VST。 Arria: II, VST, VGX MAX: II, V Lattice Crosslink, EPC…
电子开发经验 - 30年;- 模拟,数字电路- 在PCAD软件包,Altium Designer中设计FPGA项目在Quartus II程序中- 在LTSpice程序中建模- 现代元件基础;- 电信系统(信号/测量);- 电源系统(线性和脉冲IWEP);- 拥有自己的实验室/测量和生产基地;- 执行开发和制造独特电子设备原型的全套工作,支持和协助客户将其投入批量生产;- CD套件;- 在解决任务时…
查看与您的任务相关的作品集、评论和最近活动。完整的个人资料,注明费用和新作品是一个好迹象。给两到三个候选人发消息并比较他们的回答。
“本周最佳”显示过去七天中最活跃的十位自由职业者,“现在在线”——最近15分钟内在网站上的人,“可工作”——标记为可用的人。“费用从”仅保留费用不低于所选费用的个人资料。
在网站上通过消息商定任务、截止日期和价格,并使用安全交易:资金被保留,只有在您接受结果后才会转给自由职业者。
注册为自由职业者并填写您的专业和“关于我”部分——没有这些的个人资料将不被列出。技能、费率和作品集将使您排名更高。
Get competitive bids from verified freelancers and release payment only when you approve the work via Safe Deal.
Boost your profile and portfolio to #1 in the directory (1-click crypto & fiat checkout via Payora) to get 5× more direct orders.